Працював в 1 компанії 8 місяців
Промисловість та Виробництво
FPGA developer
Назву компанії приховано
Промисловість та Виробництво
7 місяців
06.2025 - до теперішнього часу
Реверс-інжиніринг вже готового FPGA проєкта (8617 (35%) логічних елементів Cyclone 10 LP), в сфері спектрального аналізу, та створення на його основі Simulink моделі (із функцій на мові MATLAB).
Ключова інформація
- Працював з Intel/Xilinx FPGA в середовищах Quartus Prime та Vivado.
- Знаю мови Verilog та VHDL.
- Вмію створювати constraints для FPGA проєктів.
- Знаю архітектуру FPGA.
- Володію HLS інструментами для генерації HDL: Vitis HLS, Intel HLS, HDL Coder.
- Знання MATLAB/Simulink.
- Паралельні обчислення на FPGA.
- Досліджував способи оптимізації FPGA проєктів по ресурсам.
- Маю досвід вирішення помилок етапу синтеза HDL.
- Вмію вирішувати проблему Clock Domain Crossing для FPGA проєктів.
- Програмування мікроконтролерів STM/AVR на C/Assembler.
- Вмію проєктувати цифрові схеми на Gate-level в Multisim та на Component-level в Proteus.
- Початкові знання в аналоговій схемотехніці та радіочастотному інжинірингу.
- Розширене резюме: https://www.linkedin.com/posts/vladyslav-butko-2a38a0319_cv-fpga-engineer-activity-7349387751256965122-Tw-g?utm_source=share&utm_medium=member_desktop&rcm=ACoAAFDBW5sBD-TC7UcHykxwvjyrBFIH7rRWHNs
Навчався в 1 закладі
Національний університет "Запорізька політехніка"
комп'ютерні науки та технології, спец. 123 "комп'ютерна інженерія"
2024
Володіє мовами
Англійська
середній
єдиний вступний іспит в магістратуру
Українська
вільно
Може проходити співбесіду на цій мові
Може проходити співбесіду на цій мові
Курси, тренінги, сертифікати
Міжнародна конференція
Тема: "DEVELOPMENT OF VERILOG HDL DESIGN PATTERNS FOR INTEL FPGA PROJECTS" (pp. 53-59): https://isg-konf.com/wp-content/uploads/2025/04/SCIENTIFIC-RESEARCH-INTEGRATION-OF-SCIENCE-AND-PRACTICE-FOR-EFFECTIVE-DEVELOPMENT.pdf
Scopus стаття
DOI: https://doi.org/10.31474/1996-1588-2024-2-39-49-56
Тема: "Порівняння компіляторів для генерації опису апаратури на основі імперативної програми: HDL Coder та Vitis HLS"
Міжнародна конференція
Тема: "МОДЕЛЮВАННЯ ОНТОЛОГІЇ ДЛЯ ПРЕДМЕТНОЇ ОБЛАСТІ ПРОЄКТУВАННЯ FPGA" (сс. 234-236): https://zp.edu.ua/uploads/dept_s&r/2024/conf/1.4/2024_Radiotekhnika_telekomunikatsiyi_ta_informatsiyni_tekhnolohiyi.pdf
Міжнародна конференція
Тема "ОГЛЯД СУЧАСНИХ СТРУКТУР ОПЕРАЦІЙНОЇ ЧАСТИНИ ПРОЦЕСОРНОГО ЯДРА": https://eu-conf.com /en/events/theoretical-methods-of-research-of-the-latest-problems/?utm_source=eSputnik-promo&utm_medium=email&utm_campaign=EU-CONF-Sbornik_materialov_konferencii_opublikovan&utm_content=2538402971
CMIS стаття
Тема: "C++ to HDL for the neural network acceleration on a FPGA":
https://drive.google.com/file/d/1lov2Su3BzKH3Sbk2aGEleEEMu3_Z88UW/view?usp=sharing
Всеукраїнська конференція КІСМ-2023
Тема: "ОПТИМАЛЬНИЙ СИНТЕЗ ПРОСТИХ КОМБІНАЦІЙНИХСХЕМ НА ОСНОВІ ОПИСІВ VERILOG HDL ДЛЯ FPGA" (сс. 40-43): https://sites.google.com/view/kicm/
Додаткова інформація
Останні оновлення
Останні власні проєкти та розширене резюме розміщені на LinkedIn: https://www.linkedin.com/in/vladyslav-butko-2a38a0319/
Бажані посади
FPGA engineer, Hardware engineer
Освіта
Навчаюсь на магістратурі (завершу 30.02.26): спец. 123 "Комп'ютерна інженерія", Національний Університет "Запорізька Політехніка".
Анонімний пошукач
FPGA developer
Запоріжжя
Готовий переїхати: Київ, Львів, Одеса
повна зайнятість, неповна зайнятість, проектна робота
Характер роботи: стажування / практика, віддалена робота, позмінна робота, гібридна, в офісі/на місці
Оновлено 5 місяців тому